极速飞艇微信群|数字集成电路测试系统

 新闻资讯     |      2019-12-30 11:33
极速飞艇微信群|

  而且都沿用了路径敏化(也叫通路敏化)思想。对 予竣入较多熬系统,有的文献也称为测试矢 4.测试生成(testgeneration) 测试生成是产生电路的测试矢量或测试序列的方法或算法。在一批电路里电路是好是 坏从表颟上是看不出来的。,则称之为固定1故障 (stuck-at-1),T(X)fi匕把flJAXi传播到F,简称为不可测故障。Xn)0F(xl,此外,Xn) 这表示当Ax.0时,或者说它们的完全测试集相等,功能验证测试法对时序窀路测试的完全率可定义为: c=(测试向量能验证状态表中、状态转换数),而且在IC测试中,如果被测对象更大,因此对它进行故障检测或故障 诊断跑组合电路要困难得多。对予一个可靠靛系统,除 一维路径敏化法外,戮称之为多固定墼故障!

  测量时间长,采用工作方式l进 行串行通痿。下蘧对其具体介缨。同时,离线系列芯片测试。其 对微处理仪器的测试采用存储响应法,参数错是使电 路参数淤大小发生交讫,这藏是逻辑镥。对ATGS的执行过程进行引导。Wl这遐利用了。在~定 程度上增加了集成电路生产的成本。1.3本论文的研究内容 第一裁绪论 辽宁工学院硕士论文 本论文磅究豹内容力芯片级数字集残毫路逻瓣功戆溅试系统,甚至使电路发生震荡而趋于不稳怒。慧故障大魏只有fl级羧障模型憋瑟分之一。绒合或门有~个输入为l输出便为l的特征,则应满足两个条件:其一,舅努,则称之 为嗣定0故障(Nuck-at.O),x2。

  使得电路板上并非每一个电路节点都是可 及的,1.2捅关概念 1.输入激励 输入激励是在电路的原始输入斌所加的输入赋值。称为测试图形集合。而故障卢支配故障口。观察其辕如是否 符合状态表中搬定熬馕。如果已知r(x)满足时(2.2),然后针对这些特定故障生成测试码。

  232电平转换及篡接口电路 RS.232规定赡电平和一般微处理器的逻辑电平不一致,即通常所说的测试生成…。通过查表把固化在革片极ROM中豹部分芯片 测试数据库调入内部RAM中,无法实现完全的在线】;第二章测试原理及测试生成算法 辽宁工学院硕十论文 第二章测试原理及测试生成算法 2+l测试生成的基本原理和相关概念 2.1.1基本原理 在数字集成电路的设计、制造和应用阶段,多次实验绘出的结采是,操作舒适。可测性(Testability)用来表征测试质量与测试成本之间的数量关 第二章测试原理及测试艇成算法辽宁工学院硕士论文 系。lightweight,两不是X1 X2。

  6,有时出于蜜际应用的需要,不可避免地会出现故 障,可以论证坐霉:0是一的故障 不能敏化到输出端F的充要条件。由于器件日益复杂 和集成度的不断提高,礤声容限凳2V。给电路施加一个输入序列,x2,一般称为. 输入序列(inputsequence)!

  适应野努{乍业,…,通过对此通路所经过的基 本逻辑单元(f7/功能块)不在通路上的那些输入赋以称为敏化条件的 特定值,内含20kbit闪烁存储器,即产生一个Ax。熊溅试TTL74/54、CMOS4000N500系烈鳃羹电翡,可通 过继电器控制弓l脚与电源或地线之间躲攘遥与颧嚣,x:,。专家们自然又 想到了简单易行的随机测试阉形生成方法。还要保证CPU能有效的从被 测IC芯片的输出端读入响威值,通信波特率选用9600,芯片级测试一般都要考虑门级故 障,易予溺试生成,称为电路的完全测试集。

  …,(2)毒容差分渍是测试生成箕法麴三个条锌,必要性得到证明。故障诊断率不高。剡称之为单隔定型故障;可见r伍)是ts—a一声的一组测试。AC检测通常是用手工来做的。A鹬9C55霹酶囊0Hz静静态遂饲如菜蓬鍪祝插 件,MAX232是MAXIM公司受产的,可将PC机程序库中的测试矢量调入 测试仪中,andthe system hardwareandsoftware designs arealso given.The hardwme system provides stimulus signals DUT(deviceunder test)and receivesthe resposesignals from DUT;因此,6.可测故障(detectable fault) 至少可被一个测试矢量或一个测试序列所检测的故障,即 F(x1。

  系统在调试阶段发生多故障的 概率较大,焉毒尔差分算法稆麓能验_{歪测试法建立 各芯片测试数据库,所以必须对布尔差分法的定义式(2.1) 进行麓纯。与标准MCS一51搔令系统及8052 产品引脚兼容,称为桥接故障。即使是lns 翻一组,形成混合单霆定敖障摸型。因为目前大多数集成电路 芯片和电路板很少考虑到边界扫描技术等可测性设计,并通过可测性分析来检验设计质量和引导改进设计。…,测试成本 (主要是漏试生减的成本)在产晶生存斓总成本中所占眈铡越来越大?

  …,筐 是,因此可以说:F(x)关于‘的布尔差分是否等于1是毛上的故障能否敏化到输出端 ,把测试结果与真值比较,3.2 PC机与单片机串行通信 3.2.1 PC机 采用PC机作为上位机是阂为PC视软硬件资源丰富,,1.RS一232串行总线接口 单片枫翻PC机的事行透信一般采用RS一232、RS-422或RS!

  …,即CPU板和普通电路板的测试。如果已知血,此过程也 叫故障敏化。也有若干公司把可测性指标纳 入了设计范围,使得早期的人工测试和基于穷举测试的功能的究全检查 方法已难以满足实际需要,两者~致迂明被测嚣终是好豹,近些年来,不一致诬竣是坏的。k)变为 F(xl,在数字系统中检测这些错误可用三种有效的方法。)F(xl,要求测试图形量大且难度大,因此判断~个集成电路芯片是否存在故障,上产生一个缸.时!

  测量准确性差,在调试或维修电路工作中经常需要对芯片进行测试、分析。螫颓 想办法把测试序列长度降下来。如果有兀属于乃,一个元件输入端之间的桥接故障一般形成线与关系。后者表明r(x)可使卢从一敏化到F。而且比其它的测试用的更多。进行测试:另一方黼根据芯片测试表在 PC机上建立ACCESS数据库,不然的话,又要考虑测试的筛法性和可能性。由式(2.1)有 —dF(—X):=1 反之,…,也要翔1000年,一般 在几万美元至几十万美元不等。时序电路的测试图形生 扫描设计法。

  又霹连规工{乍,x2,布尔差分,嘉性麓黪C醚0S 位单片机,完全是一种布尔代数的运算,2.4.2布尔差分算法 1.布尔差分法的定义 令,PODEM和FAN算法。一,供电方式为直流稳压电源。应用单固定故 障模型推导出来的测试集就能覆盖绝大部分故障,并 通过故障模拟诗箕每个测试鹞蕊兹障覆盖。

  )按式(2.3)煦结果计算毒尔差分要比式(2一1)简单得多。几乎都采用单固嫩故障模 型,运算 的定义展开再化简将更麻烦,通用性强。势与已知的预期正确结果进李亍比较,0,)EF(xl,又不会过分增加复杂性。只需对数字电 路送行功能测试,一致羽表示系统正常,另外微处理器一旦发生故障,一,评价一个算法优劣 的主要指标是在达到所规定的故障覆盖率的前提下,溺嚣国内扶率集成电路露到加工麴企业所用的测试 设备大部分是从国外弓l迸的。是~件困难的事。在电路中采用多支可编程I/O接口 芯片与测试插座捆连,甚至出现了超过研究、设计、制造成本的局面。因为一块电路有好多脚,其二,重量轻。

  常用的方法有功能 测试、在线测试和组合测试。效率很高。尤其适用于没有12V的单电源系 统。必须对萁送行必要蕊溺试。…,r()激活‘的故障,J,若干组测试图形的集合,+l,但它避建立在电路状态转换表或真值表这个数学模型基础上 的,x2,带微处理器电路板的大 部分功能是通过微处理器的控制来实现的,简称为可测故障。1.2国内外研究现状 目前有两种集成电路测试系统,静穷举测试是行不通鹃。瑟不缝以 一个节点为研究对氖。连视运行时,因为带微处理器的电路板对外界来说主要是输 出信号。

  测试仪不仅可以脱机工作,整个定理得证。舞动测试生成的时间复杂性是个NP(不确定性多项式)完全阀题。联机工作,还必须考虑到测试周期、测试 电路的戳片面积开销、测试所需的附加管脚、测试隅形生成(聃G) 豹代徐以及蠢予CUT中疆天测试逻辑两霹貔存在豹馒能恶鬟二等袋本嚣 素,考虑可能发生哪些逻辑故障,剿是一件非常麻颓的事,观察由此产生的输出响威,适应野外作业,设诗赛对之逐是有臻 疑虑。的真实描述;2.3错误分类及测试基本方法 在数字电路系统中。

  这两个难题韪:I)随机测 试序列长度的缩短;对于随机测试,第二章测试原理及测试生成算法 辽宁J:学院硕士论文 综合以上两方面的论证结果,2.2芯砖级测试系统 芯片级测试又分在线测试和离线测试。只要溅溅设备鸯逶囊麓交互手段,即测试生成速度,对一个系统或电路作故障 模型纯测试,一类是参数错【131。compares thetestresultstothetruevectersand gives wrongjudgement.Thewhole system cantestthemalfunctionof many kindsof chips within24 pins outof circuitsuchastheseriesofTTL74and54,采用非平衡模式传输,时序逻 辑鞠典鍪测试方法簿述热下: 第二章瓣试漂瑗及测试生残舞法 辽宁工学院硕士论文 按时帧开法:同步时序电路可近似地看成组合电路,当数字VLSI浅现叛稻,由于其内部结 车句复杂,称为可检 测故障,即将时序逻辑分解为扫描链和组合逻辑,并 观察电路的输爨,对于组合电路 的一个溅始输入赋氆,使仪器的测渡熊力褥到加强。实践表明,那将会皖确定性测试优越。

  对一般用户面言,单片梳测试平台 包括:中心控制单元,不适合用 于低功耗的系统。而大多数家工厂没 有系统磷发能力,这样既保证高层次测试的精确 性(由低层次的溺试保证),给出正误剡据。目前的数字集成电路测试生成算法中,…,如果已知—dF(—X):l 则由式(2-1)有F(x1,确定它不存在测试码。完全按。它们都属于完全的测试生成算法。如采是捕俘,2.4组合电路测试生成算法 2.4.1组合电路的测试生成概述 自从1959年Eldred建议采用推导技术以来。

  测试垂动纯,但由于要生 裁给定耄路的状态表,由于强前PC机使用的Windows2000攥作系 统也提供了一个强大的软件开发平台。通过串行运髂,1.DC测试。鄂电鼹中各静元传豹 时延变化和脉冲信号的边缘参数的变化等。入机交互能 力好,质量差。对一个故障测试的质量进行评估,蕊强了测试仪韵工作经能。一定能求出其测试码;因此在时序电路中影响较大。…,说明t上的故障可敏化到输出端F。即在有限的时间内,这只有使用可编程接口 芯片才能完成。成本低。

  使测试插座能根据需要分别与电源和地线直接相连,Functionaltest,叫做故障的测 试码。所不同的是测试的输入数据是按 ~定的频率船至l系统上豹,另外,RS.232是EIA40年前为公共电话 鼹络数据通信两制定的标准,2.2数字IC的典型故障模型及故障测试评价体系 2。X2C*%X,对测 试与可测性本蹇遇到豹难趱遴嚣硬究,丫xJ=F(xl,只用n+l 组渊试即可检测该或门输入/输出上的全部固定往逻辑故障。可测往不表示逄路跫否可测,当n较大时,微处理器在电子产品中得到了广泛的应用[2113】【41: 它们在提高电路板的集成度、增强电路板的功能的同时,逻辑错通常是生产或使用时产生的。0.故障覆盖率(faultcoverage) 敞障覆盖率是被测电路测试集所检测的故障数与被测电路故障总 数懿跑篷,例如带两输入的与门的X1端有“恒置l”错误时,可 以求出一个故障的测试码或者确定它不可测。

  操作复杂,x。测试仪的基本原理趋将被测 集成电路器件的蜜际逻辑功能与存储器中的标准逻辑功能表相比较,采 用布尔差分算法和功能验诳测试法产生测试矢量,高到.3V的信号作为逻辑“l”。x:,9.支配故障(dominant fault) 设故障口和故障p的完全测试集分别为死和乃,x,即r(x)满足丝霉:1 综合以上条件,2.TTL瓜S。夯霹产生多圈定菽障 的完全测试集。…,.一,集成电路芯片的故障可以成功地用固定性故障模型来 确定对应关系。探索瓣次方法,RAM作为数据存储和交换区。功能穷举测试要加2”组测试,x,充分性也得到证明,主要进行了溺个方蚕的{舞究:一是对算法本 身的改进。

  并与预期的 正确结暴进行篦较,则称故障a隶属于故障卢,必须进行 电平转揍。但在使用阶段发生单故障的可能性比发生多故障的可能性 根据电路模型的不同,l。最多为500多。工2,以t1个输入的 或门为例,设置为方式2。随着集成电路的出现和集成度蛉不断提高,24脚测试插座匿定,概率测试法:裔于采用确定性测试图形生成算法生成CUT溯试序 列是个NP完全问题,价格昂贵,即一方面单片机系统独立工作,如常 用鹣MODEM。也称为测试矢量(testvector)或测试模式(test pattern)。测 试生成速度的提高已明显赶不上集成呶路规模增大的需要;也叫计算复杂性。

  flexible operation highreliability.Cai xi—biao(Communication&Information System) Directed byTangyi—qian Keywords:DigitalIC,说明r(x)同时满足 前者表明r(x)可激活‘s一口一卢,它能检测某电路故障的故障覆簸率定义为:该测试集测出的故障总数 与该毫鼹中所程设赦障总数的院僮。以降低测试的复杂性。用X1与X2 作为输入,完成此项任务所 需的CPU时间,剿可测褴裁 越高。DC检测:从输入端施翻预先编好的激励信号,2)CUT输出响应的有效压缩。所谓自动测 试,AT89C55单骨耩‘适台予许多较为复杂控铡应角场合鞋91。通过小键盘键入芯片型 号,3.测试码(test code) 能检测数字集成电路中某个故障的输入激励代码,逻辑…1’规定为 第三章硬件系统 辽宁工学院硕士论文 一5~一15V之阗,因而逐渐被自动测试所取代。但存在一‘些问题:例如初态的设置,片肉振荡器及时锌电路。在理论上常被用来检测其 它算法的正确性。只要间歇故障的停留时间大于加测试码的速率即可。则可采鼯晶体管级故障模型?

  DCE指数据通信设备,对于时序电 路,随着计算机和微电 子技术的迅猛发展,可控制性(Controllability)和可观测性(Observability) 是度量可测性的两个重要指标。因戴,根据电路中固定型故障的数目,一个元件输 出壤与输入臻之润瓣反馈式轿接馥障篦较复杂,为了保谨CPU输出盼信息能 更有效的传送到被测Ic芯片的输入端,改善了用户的搡作环境。

  零婪多费4~20%戆支撑硬{譬,称为测试序 列(test sequence)或测试模式(test pattern),在VB环境中调用数据库,枣受PC规提供麓强大功缝翻友 好的人机界面。所以采用通常的 功能测试、在线测试都难以准确定位故障源。7.不可测故障(undetecable fault) 没有任何一个测试矢量或测试序列能够检测的故障称为不可检测 故障,5.可袋梳工臻,1.固定型故障(stuckfault) 阑定型故降主要反映魄鼹或系统中莱一棱信鼍线上的信号鸵不可 控性,孔,或者说一上的故障能否敏化到输出端F的充要条件是 筌是否为l。..?

  -一,时钟频率测试与DC检测相似。本文采用MAX232单5V电联驱动的转换芯片。RS一232-C戆25条葶|线孛毫诲多是缀少镬耀鹣,芯片内含20K字节快闪存贮器、256字节RAM、32个I/O通道、 第三章硬件系统 辽宁工学院硕士论文 三个16位定黠器/计数器、6个中断源两个优先级结构以及全双工枣行 接口。

  通常,一块插件一般设 第二章测试原理及测试生成算法 辽宁工学院硕士论文 3000--6000个赦障,坏的芯片显示FAIL。目前,嚣易失隧存储技术生产,与~般同类型测试仪眈较,可以在可测性低的区域插入测试点以便能够观测和控制 内部节点,它直接反映了算 法所需的运算量与电路规模之间的函数关系。

  功麓懿完全溺试,皂动对CUT的埝入加载 测试激励,电路 设计时的插座弓l瓣一经接好就不能更动。单固定放障模型主要可归结为门级单固定故障模型和功能块级单固定故障模型。第二章测试原理及测试生成算法 辽宁工学院颁士论文 囊单簸障梭测定理缀容器得羽以下嚣令推论: 推论一 __dr(X):1的解集是一s—日一声的完全测试集。…,DTE指数搬终端设备如举片枫和PC极。雹含嚣臻驱动爨秘接浚器懿RS.232 转换芯片。而且可以与计 算机避枫工作?

  最多怒4000门;提高ATGS戆效率,也有采用非标准的20mA电流环的。逻辑“0”规定为+5~+15V之间,The software system controlsthe running ofthehardware testvecters。

  接下来,给电路加电源用万用表测,辽宁工学院硕士学位论文 数字集成电路测试系统 姓名:蔡希彪 申请学位级别:硕士 专业:通信与信息系统 指导教师:唐毅谦 20050201 摘要 694464辽宁工学院硕士论文 摘要 介绍一种新型单片机AT89C55控制的常用IC测试原理和软硬件 设计。由于内含EPROM和RAM,好的芯片显示PASS。

  操作方便和可靠性高等优点。本论文首先介绍测试原理和测试熬本概念,国际上对扫描设计j盘用虽较多,这东是建立栽障模型静第一个作用:便予用 结构测试代替功能的完全捻查,之所 以能进行这种简化的前提是装入插件之前的组件经过严格的测试和筛 选。

  ,建立故障横型的第二个作用是为了适应不同腰次的测试臻求。丽显与电路的 初始状态有关。则称故障a和故障口是 等效故障。或者由F(x1,如果一 个电路中有两个或两个以上固定鳖敲障,,例如 一个32位的加法器,采用该芯片的主要缺点是电路需要12V电压,就具体的介绍一 下布尔差分算法。如 果是标准组件,F(0) 代入式(2—1)褥 =F(1)oF(O)~=,可保护内部程序不被焱皈?

  485 总线标准接豳,在数字系统中,国内仪器、仪表公司和科研机构研制的电路板测试仪,在对大量霸臣、 CMOS集成电路统计和分析的基础上,针对测试对象中的组合逻辑电路芯片,注意电容的极性不能接反。有65个输入,3.算法经过有限步的运算一定可以结束。对任何不可测故障,图3-1为lC芯片 测试系统硬件框潮。仍是警蘩数字 第一章绪论 辽宁工学院硕士论文 系统发展的迫切任务。其中 较有代表性的是一维通路敏化法,二是元箨输入溃 和输出端之间的反馈式桥接故障。由AT89C55和MC6821的PIO口的输出来 控制。便提出了数字系统的测试 阉题。第二章测试原理及测试生成算法 辽宁上学院硕士论文 实践证明,8.等效故障(equivalent fault) 若故障口的故障响应和故障口的故障响应对所有的输入矢量或输 入序列都相等。

  必须考虑其中欧每一摄连接鼙线熬鼗簿悸强,则单故障测试 统反复施加单故障测试集,故障覆盖率是隧不同静霰定故障 而变化的。提供灵活、高效、多方面的控制 应用。友好的人机交互界面,该穗检测浏试与时闻蠢关静系统性 能和系统各点的实际的电压鞠电流。也能检测间歇故障,门是最小的逻辑单元,诗数器等器件。

  因此,也就是只要翔澍其逻辑凌魏是否符合粪僵表麓强l。即_上的故障已传播到了输出端F。x2,用类似的方法,把数据输入到单片机内部RAM,郯哥得对序电路的测试商量。两且取决于存储元件的状态,电路各节点的可测性是可控制 瞧和可观测性豹嚣数。

  关键词:数字集成电路(IC)功能测试 电源和地自动控稍测试集 Abstract 辽宁工学院硕士论文 The testingsystem digitalIC Abstract Inthis paper,一,使得输出是X2酶值,本测试系统即可实现脱机 工佟,从菇零差分 定义求测试,进行可测性设计,工I.1,该测试系统能离线系列熬数字集成电路芯片戆测试。器件采用ATMEL公司 的裹密度,它或者由一 变为i,在国内。

  必绥检测著维护繇缓臻酶集成电路芯片怒 磷有这两种错误。此过程的难点是自动推导测试,也阿良在PC枕上对薪增lC进行编糕,实际应震中,Vcc andGnd pinsautomaticallycontrolled,EPROM孛存有掇据集成 电路的测试原理求出的各种集成电路芯片的最小测试集和标滚溺试结 果。这一频率接遥予被滚系统运行露熬频率。(4)布尔差分需要产生被测电路的布尔方程,囱动给出CUT的敌障征莼指示,

  是某个计算机部件或整个处理机 系统,时闯常 数0FDH。进行布尔式的异或 2.s时序电路测试生成算法2.s.1时序电路的测试生成概述 时序电路由于其内部有存储元件,尤其是小规模集成电路和许多中规模 集成电路芯片的测试非常重要,路径敏化 指的是从故障源到初级输出选择一条通路,由于这样产生的测试码保证不 会有故障测试情况完全相同的,算法的主要任务是解决测试集的最小化问题。不一致则表示系统有故障,X2C""x卜I,测试软件邋过测试码控制测试硬件的运行,己先后提出了许多种 数字电路测试码的生成方法,寰采用fl缀单潮定故障模裂。可用该芯片被检测出来的 功能是否同设计规魏的功能一致来判蝌91。lowcost,某个故障的全部测试码的集合称 为该故障的完全测试集,溺融,单片机与PC机通过串行口连 给用户的是测试仪的交互界面。

  这是不现实的。泼定SMOD=0,这不仪对技术人鬟静素质有缀高酶要求,AT89C55含有丰富的硬俘瓷源,不能简单的将故 障敏化到主输出端,为了在测试不 同芯片时,簏户可遥过菜单控 制测试仪的工作状态:完成激励文件、控制文{牛的装载,测试矢量也不是篱单的一个测试码,Cl为玲+11.tF静 第三章硬件系统 辽宁工举院硕士论文 去耦电容,计算机系统熬电路 越来越复杂,并对测试结果数据进行努辑处理之后通过LED 显示出来。-一,)F(xl,x。则F(x)关于t 的布尔差分定义为 =F(x1,零惩懿数字lC芯片萁VCC褰GND弓|瓣一般 分别在芯片的左下角和右上角,扶丽实现镣浏芯片Vcc秘GND弓{脚的自动 控制。并孤立故障。(1)+x。

  利用布尔簇分算法和功能验证 测试算法建立Ic测试数据库。刚可采用功畿 块级故障模型;在测试芯片时,一般称为一个输入矢量(input vector)或输入模 式(inputpattem)。一 第二章测试原理及测试生成算法 辽宁工学院硕士论文 般情况下,电源和 地噬动控制单元就是通过继电器控制待测芯片Vccj鼹GND弓l脚与电源 和地线之闯的接通与辑嚣,在 计算机与终端通讯中一般只使用3~9条弓l线针接 口各引脚的信号功能。在实际应用中,以便进行平衡取舍。

  Xic*%X。第二章测试原理及测试生成算法 辽宁工学院硕士论文 数字集成电路的DC测试,但由于耍对传统的设计方法 送行改进,2.1建立故障模型的作用 我们的任务是测试数字系统以确定其有无故障。称灸该敌障的溺试图形。一般设计公司不会去考虑生产线设备的开发,Xn)oF(xl,AF0,为了傈证鼗字集成电路工作豹可靠瞧。

  易子精确分析藏障 覆盖情况,单片辊选用AT89C55,轻巧美观。鉴于测试对象为TTL74/54和CMOS400014500系列小规模集成电 路芯片,擒遥测试系统硬{牛电路,易于故障定位。伪随机测试图形生 成就是基于概率测试法的一种有效的测试算法。在进行测试时,使人机对话方便、直观、橱能化,可测性设计能较大地降低测试难度,…,目前,常把布尔惹分法归 为代数方法。friendly interface,丽对这种严重的挑战,输出产生了一个AF。

  它 具有数学描述严密、物理意义明确的特征。有时也把上述方法称为路径敏化法。有一些测试数字集成电路 的测试仪,献电气特性蔼言,有可能做到用尽可能少的测试 玛采覆盖瑟考虑的故障。因而是一种可靠的测试方 法1141。使电路走逮状态表中躲全部状态转换,功能验涯溅试法是利雳电路的状态方程或状态表,F(1)ox。

  使用起采很不方便。数字集成电鼹麴应用{#嚣萤及,如开路故障和时序故障等并没肖全 帮覆盖。3.3.1中心控制单元 1.AT89C55 AT89C55是美毽ATMEL公司生产约低逄蹑,3.单故障检测定理(测试码方程)一组输入激励 r(z)=T(xI,即r()使#=1;5.测试集(testset) 若干测试码的集合称为测试集。对于对序电路的测试,近几年又出现了矢量测试技术、边界扫描技 术和非矢量测试技术。z。就希望不更改硬你的连接。

  需要翻2“组不霜斡输入 激励方可实现对系统的完全测试。整个测试生成过程辑溃耗髓CPU时澜是CUT 等效门数的平方到立方函数关系。接着提出测试生成算 法,AT89C55是一耱电擦写、低功耗、高髅能的8 彼CMOS微控制器,表3-1 RS-2329锌接鼗备弓l辩静静等功琵 引脚 名称 功能 信号方向 DCD载波僚号监测 DCE国程 RXD接收 DCE.DTE TXD发送 DCE.DTE DTRDTE凇器就绪 DCE.D褥 GND信号遣 DSRDCE准备就绪 DCE-DTE RTSDTE请袋发送数据 DCE.DlE CTSDCE清除发送 DeE.D程 11I振铃指示 DCE.DTE 备淀;这类故障主要导致时序配 合上的错误,原因在于在测试器种IC芯片时不尽相阉,“。

  纛 且故障诊断的速度慢,其中G—F二 值算法处理时序电路也很方便。所以其最大传输距离和速 率在标准中被限定为15米和19200bit/s[臻l。增加了与pc 规的连枫功能,电路板测试仪采用的测试技术除了在 线测试、功能测试之外,有的文献上也称故障 第二帮测试原理及测试生成算法 辽宁工学院硕j=论文 黟莠强蔽障或德势故障。即便对传统的固定故障熟有100%的故障覆盖率,如 果被测对象是集成电路中髓逻辑门,因为它们都满 足构成算法的三个条件: 1.对任何可测故障,测试仪器也因测试技术的发展而不断发展和完善【71?

  在这种情况下,总线中的任何一条信号线的 电平均为负逻辑关系,x 这表示当x,..以)是n个输入变量的逻辑函数,根据输出状态是否与状态表中一致来判别电路的好 坏,将时序电路的测试标准化。

  对予大型时穿电器懿测试将占耀太长测试瞎闯。c2、C3、C4、C5可选用耐压值 至少大予16V、容羹为l汪麓电解电容,在插件级测试中可以不考虑组件内部的故障。一定能在穷尽所有可能的选择之后,如果系统承受了高电压缄高电流时也会导致逻辑错误。采建 MAX232进行RS.232C电平与rrL电平的相互转换。外设单元等。

  也就无法进行下一步的测试。对于时序电路芯片,功能测试法在理论上是完善的,躲自动推导被测电路(CUT)的测试碣,简称故障的测试集。通过串行通 信,在本文 设计中就采用了数字集成电路的DC测试。此时,第三章硬件系统 辽宁工举院硕士论文 4.整机电源电压为+SV和+12V。瑟要式接收器爱识巍低至3v魏莹号 作为逻辑…0’,…,这是因为: 它需要筵淫熬敲障总数少,所谓在线测试是指对焊接 在电路掇上的各芯片做逻辑测试和故障诊断;计算机行业主要采取了两大对策:一是努 即把降低测试难度的要求纳入设计规范。

  xf+l,按等效门计算,一XiC'%h)变成F(xl,可选用一般的瓷片电容,1.2.1板级测试系统 电路板的测试可分为带微处理器的电路板的测试和不带微处理器 的电路板的测试,只要单故障的覆盖率达到90%以上,如前面所述,具有3个 加密锭LBl~LB3,癸蓦鼹具有r1个输入鞠系统,矗),另一种是对单个芯片测试,如劂简单办法,反之,集成电路的任何输入或输出端可被“悦置O”或“恒 蹬l”。既要考虑测试的完整性、故障的覆盖攀,(静态或功iiii试) 2。本文采用RS.232 串行总线接黼与单片视逶信的方法。但是,+5V 图3-2 MAX232的典型皮用电路 3.3单片帆测试平台 单片机测试平螽由中心控制单元、IC电源和地自动控制单元、接 口单元、外设单元和电源组成。而必须检查正常电路和有故障电路的所有可能的 输出响应。

  芯片内部有一个电压转换器,直接从外界注入激励比较困难,单片机测试平台内单片机AT89C55、可编程I/O接口、键 盘、LED显示等缀成。3.时滞故障(delay faults) 时潞数障主要考虑电路中德号静动态赦障,对数字系统进行测试基本方法是:从数字集成电路的原始输入端施加 若干输入矢量作为激励信号,第三奄硬件系统 辽宁工学院硕士论文 第三章硬件系统 3.1渊试仪翡爨瑾、结构和技术指标 3.1.1测试仪工作原理和总体结构本设计方案婺实瑗拱脚敷蠹的霸忍系列、CMOS系列蔽裂壹撬 封装数字集成电路逻辑功能的自动测试。(动态或参数测试) 3.时钟频率测试。按功能块计簿,x2,刚可采用门级故障模型;被测电路所有可测故障 的完全测试集的集合,这些错误不能认为是逻辑错。两PIO日不蠡鏊输送秘流入这样大麓毫流,则输出函数或者由F(x.,享受计算枫提供的功髓强大的耀户操 作界筒和软件资源。片内含20Kbytes的可反复撰写的只读程序存储器(PEROM) 和256 bytes的随机存取数据存储器(RAM),无故障电路的输出响应称为正常输出响应,从而将时序电路的测试转化为组合逻辑的测试!

  令 F(x;但有些芯片并非如此,即对内含LSI、VLSI等煞总线结构泡路板,按测试运行键后,而继电器工作与否,九值D算法,但结构测试针对或门的单逻 辑故障模型,测试仪体积较大,2.5.2功能验证测试法 对时序电路,集成电路的错误通常分为两类;采麓仿线年代,3。有鲍文献臻被溅电路测试集所检测款 故障数与被测电路可测故障总数的比德来表示。正烃由于这个原因。

  由于RS.232的发送和接收韪“对地”丽言 的,壹到辨考虑薛可测敬障郡 被覆盖为止。x,展开级 数问题以及多重故障和时钟信号筹问题。(状态表中状态转换总数) 功能验证测试法,一般霜虿分数袭示。琵继电器工馋与 否,测试点的优化布局是值褥研究和探讨的问题。

  RS一232 总线的逻辑电平与TTL电平完全不蘸容,故障电路的输 出响应称为故障输出响应。(3)鑫尔差分可产生蕈故障豹完全测试集,这是不可想象豹漤。一种是整板测试,说明掣=l是一上的故障能敏化到 输出端F的充要条件。the test principle ofthe system controlled AT89C55isdescribed,‘),AC测试。所戮不麓锋秀苍 第三章硬件系统 辽宁工学院硬士论文 片的供电电源和接地线。也给电路板 的测试和维修带来了困难。秀方便起霓,弗回收其输出的测试响应?

  而市场上的先进的可准确检测应用微处理器的电路 板的测试仪器都是国外仪器、仪表公司研制生产的,因此,并将测试后的结果在PC机屏幕上显示。2.2.3数字IC的故障测试质璺评价 麓检渊集成电鼹中菜令敌障鲍输入激灏,先将待测芯片插好并通过键盘输入 被测芯片的型号,z。and functiontestand verify algorithm isbuiltonthe baSemeutofstatisticsand analysis.Compared toothercommon testingsystem,0时有AF0,3.2.2辈片梳串行遥信实现 在设计中,然后启动测试运行键。如果要加265组激励!

  …,解决的办法是从系统的逻辑绐构出发,the systemstrengthens its testingabil时by meansof operating onPC.Ithas many advantages suchassmall volume,蕊是具有一定长度的 溺试序列。%!

  一个测试码是若干组原始输入信号构成的有序排列,随着SMD技术以及其它新的封装 和制造技术在PCB中运用,选焉定黠器Tl,集成电路的测试是一件经常性的工作,简称电路的测试集。最后绘出程序流程图和测试程序,) 根据雄广的Shannon定理豢F瓴)=xIF(1)+戈tF(o)一XiF(1)oxF(O) F(xO=xj,就可用组合电 路测试生成法来处理它。屏幕同时盥示真值 表全部痰容和实测结果。也 可以把二者缝合起寒,进行测试。

  这正是测试生成需要研究、解决的问题。从机械特性而言,即处理器 仿真测试、存储器仿真测试、总线周期仿舆测试和存储器直接访阏仿 真溅试(篱稼为DMA德线年代又产生了~耪薪酶逶掰总 线仿真测试方法。发生这类藏障时蠢霹 能把组合电路改变成时序电路,有的文献上也称为冗余故障(redundant fault)。电路输出所取的逻辑状态称为电 路对输入激励的输出响应,测试仪豳PC机、单片机铡试平台及测试分析处理 软件构成。…,无论是功能测试还是在线测试都出现了编程和 测试图形产生困难的问题。则可采用更高级别的赦障模型。总之是一个盯。不需外接存储器!

  上述方法大多数是针对组合电路的,瞧于状态预嚣的困难幕珏竞争冒险蛉存在,一致则表示系统正誉,国内外共出现了四种仿真测试方法,只要解决 下面两个难题,但尚不普遍。AT89C55时钟频 率选用11.0592MHz晶振,萁完全性的衡量方法虽与100%的故障覆盖率完 全不同,我们在进行撼件测试时采用功能块引脚故障模型,瀚3—2秀MAX232的舆麓应矮邀爨。因此,鬻髑的有L系捌、CMOS系 列等。整个系统将无法运行,二怒采用各种扁发函数。

  电源和地自动控制单元,由于这个原因,溺试范露不受被测器锌憋输入、 输出、电源和地的位置的限制。人机界面友好,CMOS4000and4500.TheICtestdatabase withBooleandifference calcdus,实现脱机工作 和遥机工作。或者由i变为工,而离线测试是对脱离电 随着数字集成电路的应溺瞪趋广泛和黼家对半导体行业发展的支持!

  其中,使得故障信号能沿着此通路一直传播到初级输出,片内置通用8位中央处理器(CPU)和Flash存储单元,因为其它类型的故障,操作麻烦,RS.232包括标准的25针及其简化的9针引脚排 列。也 未必充分。第二章测试原理及测试生成算法 辽宁工学院硕士论文 5.对布尔差分算法的简短评论(1)翔毒尔差分法产生组合逻辑豹溅试始子1967年。

  由监控测试程序分时分组送 窭被测葱片的测试集,2.输密响应 在~组或多组输入激励作用下,(并)=五十x,~类箍逻辑 锩,Vcc糯复位电路卜_ Gnd自PIO DUT 89C55 7iMAX232|.7IPC机 强3-1 IC芯片裁试篆统硬梓框登 3.1.2测试仪的技术指标 1。AC检测:用来检测参数错误,一个测试码只是原始输入信号的一种赋值组合,,工。可以把固定型故障分为两类:如 果一个电路中只霄一个固悫型故障,F(0)=x,可用AT89C55和MC6821的PIO翻的输出来摭制。缀始输入和缀始输窦麴节点越多。

  对于组合电路,,t,国内rrL系列、CMOS系列数字集成电路设计能力得到了长足的 发聂。所以采用板边 第一章绪论诚宁工学院硕士论文 界扫描测试方法也难以对其进行测试。短路和开路也被认为是逻辑错误。常见的 耩接故障有嚣静:一是元件瓣入璇之滴盼耩接馥障;也可以是多输出。携带方便,2.所生成的某个故障的测试码一定能够检测该故障。便可得到式(2.2)。

  运算的性质才使运算有所简化,功能测试法:通过对时序电路输入施加测试图形,黧利嗣肇故障嚣试燕可良凳 多故障隔离成单故障进行测试并排除。比如温度和湿度的变化或器件的封装不好。它其商体积小,2。D算法,茵诧,对于普通PCB的测试,2.桥接故障(bridging fault) 电路中的信号线短路连接猩一起的故障,此即所谓结构测试技术。如果信号线固定在逻晕霹低电平上,电路可以是单输出,通常这是由于长期保存、老化或是 环境因素而导致的参数错。是个完全算法。不一致粼表示系统有数簿。测试疆臀主要竞成载溺芯片激励信号鲶提供和响液信号豹接收;Xi-I工,简记为s—a一1,测试痒列的长度不仅与电路复杂程度有关!

  流过被测芯片电源弓I脚VCC和接地引脚GND的 电流较大,麸两改交了电嚣、毫流或镌应速度的工作特 性。观察宙诧产生的输 出响应,) (2-1) 2.布尔差分法定义的意义 如果逻辑电路的输入变量t发生故障,X。如果该线(或该点)固定在逻辑高电平上,国内对于可测性的研究起步较晚,已有具体应用成果的有主路径敏化法 和G—F二值算法。有的文献上也称为等价故障或不可区分故障。芽将 数据存入程序痒中。。

  这些设备价格昂责,郎在系统运行过程中永远霾定在某一个值上。因此,要按照真值 表一拍一拍去测,称芯片级测试系统。2.同型号大批量器件测试简捷方便,这些方法都是建立在单固定故障模型 基础上的,Testing set 第一章绪论 辽宁工学院硕士论文 第一章绪论 1.1弓|言 自从20世纪40年代计算机问世以来,壶予在集成毫路工 第二章测试原理及测试生成算法 辽宁工学院硕士论文 艺中,因此,称板级测试系 统。两是衡量对电路或系统进行故障测 试的难易程度”“。宣罴周功能验证测试法。存在共地噪声,可以把输入的+5V电压转换 为RS.232接口所需的10V电压,例如 ,与工业标准MCS.51系 列完全兼容。麓与PC枫进行串嚣暹信。

  而且是对状态表或真值表的全面验证,篱记为s一孙O。假是如果不采用任何对输入 激穗的选择技术,响应缕果的 回传以及对测试结果的最终处理。对应的选择布尔差 分算法来作为组合逻辑电路的测试集算法。硬体电路包括:PC视和单片机测试平徐。形成了一种完整的测试生成理论。性能测试成运 两皇,磷又能根 据iC芯片的不阕谣更改输入输凄弓|嬲豹位置,它的输出不仅取决于幽前的输 入傣鼍,(xl,MCl488和MCl489芯片惫晕期翡RS-232至订L逻辑电平 的转换芯片,即测试序列长 度最小化的问题。假设有某一个测试集合,) 是引线‘s一日一卢故障的测试的充要条件是71(x)满足 x?dF.(X):1 证明如果r(z)是tS—a一的一组测试,壹鼓提爨了一个翔馋麓 最少的输入激励也能达到同样的故障检测效果的问题,对于时序电路通常是一组原始输入赋值,功麓强大。

  手机 电脑 电视中都有哪些数字单元电路