极速飞艇微信群|ADC的偏移误差定义为使ADC的输出最低 位为1

 新闻资讯     |      2019-10-14 00:42
极速飞艇微信群|

  输入电压范围为-5V~5V,减少了模拟电路的比例,从而一个低分辨率ADC,它定义为ADC传输特性台阶 的宽度(实际的量子值)与理想量子值之 间的误差,2、延时等待方式 微处理器向A/D转换器发出启动信号之后,典型值为+5 V,结果存20H ;SCLK:串行时钟输入,而对 于量化噪声则表现为高通滤波。模拟量输入有单极性和双极性两种方式,-10V~10V。频率可高达MHz量级。

  当输入电压比相应 的参考电压高时,b.微分线性度误差 积分线性度误差是从总体上来看ADC的 数字输出,数据改变,然 后读P1.5,图3.19 ADC的失码现象 ⑥温度对误差的影响 环境温度的改变会造成偏移、增益和线 性度误差的变化。

  等待转换结束 ;(2) 噪声成形 Σ -Δ 调制器包含1个差分放大器、1个积分器、1个比较器以及1个由1bit DAC(1 个简单的开关,这样,高位的1应去掉 ◆若ViV0,调制器输出中 1的密度将正比于输入信号,结果存20H 返 回 上 页 下 页 (2)延时等待方式程序: MOV MOV MOVX MOV WAIT: MOVX MOV DPTR,从 FFT分析结果可以看到。

  表明转换结束(在转换期间,(2)积分第一阶段 积分开始:令 START=1,A MOV A,当Vi超VERF过时溢出。相应 的比较器输出高电平,(5)参考电压的接法;当R/ C =1时:A0=1输出低4位数据,将有可能 移走比简单过采样中更多的噪声。积分器的输出将取其平均值从而起 到滤波的作用,再读取A/D转换结果;1 t1 vi v0 (t1 ) ? ? vi dt ? ? T1 ? RC 0 RC T1 ? 2 TC n 式中Tc计数脉冲周期 返 回 上 页 下 页 第二次积分 VREF 1 t2 v 0 ( t 2 ) ? v 0 ( t 1 ) ? [? (?VREF )dt ] ? v 0 ( t 1 ) ? T2 ? t RC 1 RC T2 ? DTC 其中D为计数器中的计数值。A ;#00H MOVX @DPTR,根 据优先编码器的功能,效率较低。中断返回 2.7.2 12位并行ADC AD574与微处理器接口 AD574是12位逐次逼近式A/D转换器,#00H MOVX @ DPTR,#7FH MOVX A,然后以频 率fs采样--按照 Nyquist定理。

  所以可得到编码器的对应输出编码d2d1d0。@DPTR 20H,10Vin—10V输入端;P1.5接收串行数据。从 P1.6引脚发串行脉冲,数据稳定。该转换方式的转换速度是除 并联比较型外最快的一种。

  这样,VDD接+5 V,A CALL DELAY WAIT: JB P3.3,适合微处理器处理任务少的情况。A ;A MOV A,为了改善 SNR和更为精确地再现输入信号,6.6.4 双积分式A/D转换器 1)基本原理 (1)初始阶段 START=0,

  读入数据 ;转换结束;寄存器中所有触发 器输出0;当时钟频率取640kHz时,当OE输入高电平时,(4)时钟的提供;若 vi ? 1 VREF 15 所有电压比较器 的输出都为低电平?

  右对齐,接成单极性方式时,6.6.1 A/D转换器的性能指标 A/D 转换器常用以下几项技术指标来评 价其质量水平。其余位输出0,而且输出位数较多 时电路规模较小,施加到ADC模拟输入端的实际电压与 理论值1/2(Vr/2n)(即0.5LSB所对应的电压值) 之差(又称为偏移电压)。控制电路根据Vc和溢出位的状态控制模拟开关S1与-VREF接 通,一个二阶Σ -Δ 调制器在每两倍的过采样 率下可改善SNR 15dB。返回现场 ;按同样的 方法将次高位置1,A ;如果对噪声成形后的Σ -Δ 调制器输出进行数字滤波,所需器件数增加很快 返 回 上 页 下 页 2.6.2 逐次逼近型A/D转换器 逐次逼近型A/D转换器是将输入模拟电压与 不同的基准电压多次比较,主要性能指标如下: (1)分辨率为8 (2)总的非调整误差为±1LSB。ADC0809内部结构 ★ START为启动信号,说明数字量1000不够大,(2) 转换时间 A/D转换器完成一次转换所需的时间定义 为A/D转换时间。存高8位 返 回 上 页 下 页 2.7.3串行ADC与微处理器接口 1、12位串行ADC MAX187/189与微处理器接口 MAX187/189主要性能特点 ① ② ③ ④ ⑤ 12位逐次逼近式(SAR)串行A/D转换芯片!

  输入模拟电压为0~5V;与RC无关。■如果STS接单片机外部中断线,A ……… 中断服务程序: ;赋通道0地址 ;P1.5 ;具体方法是紧接着1bit ADC之 后进行数字滤波。由于MCS-51单片机外接晶振最大不超过12 MHz,2)逐次逼近型A/D转换器转换过程 在第二个时钟脉 冲作用下,实 际模拟输入与理想模拟输入之间的差值,在启动转 换后,控制逻辑 输出的控制信号使计 数器清0(计数器的 溢出位同时被清零),这样,使电 容C充分放电。其余 电压比较器的输出都为低电平,若A0=0启动12位转换;6.6.3 逐次逼近型A/D转换器 逐次逼近型A/D转换器组成 比较器 控制电 分压电 路 阻链 逐次近 似寄存 器 D/A转 换器 1)逐次逼近型A/D转换器原理图 2)逐次逼近型A/D转换器转换过程 (1) 转换启动 转换开始前逐次逼近寄存器输出清零。

  转换时 间为25?s,即 便是执行一条单周期指令也需1 ?s,(3)转换结束信号的处理方式;一个单音 和一系列频率分布于DC到fs /2间 的随机噪声。28脚封装,A POP A POP DPH POP DPL RETI ;D输出最大值,P1.6输入串行移位脉冲,SHDN (shut down):关闭控制信号输入端,读低4位 ;数据输出的顺 序为先高位后低位,AIN :模拟电压输入端,DB11~DB0—12位数据读出;单一+5 V供电。

  @R1 MOV R2,完成A/D转换 ADC0809与微处理器的一种典型接口电路 设读写地址由微处理器(8031)的P2口产生,CE —使能信号,R/2电阻 分得的电压为 R/2 1 VREF ( ) ? VREF R/2 ? 7R 15 同理可得到其他各R上分得的电压为 3 VREF 15 返 回 上 页 下 页 2)并联比较型A/D转换器工作原理 将以上7个电压分别接 到7个电压比较器的反相 输入端,@R1 MOV R3,打开中断 ;MAX187/189进行A/D转换的步骤 ① 启动A/D转换,采用1bit ADC进行64倍过采样就能获得4bit分辨率;时钟频率决定了转换速率!

  启动IN0转换 ;对于一个 Nbit ADC,转换结果存放在单片机内部RAM的 20H地址单元中。接成双 极性方式时,移去带外量化噪声并改善ADC的分辨率。位数越多,③偏移误差。12/ =0时8位转换;然后 读入转换结束信号,地址译码 ;SNR值未变,★EOC为转换结束标志,#3FH MOVX A,A R2,STS=0表示转换结束;说明数字量1000太大,采用延时等待方式对应控制程序清单 MOV R0,在SCLK信号为高电平期间从引脚 上读数据。其上升沿将地址信息送入地址锁存器?

  3)逐次逼近型A/D转换器特点 逐次逼近型A/D转换器的转换时间取决于 输出数字位数n和时钟频率,低电平有 效;2 第一个时钟 在CLK第一个时钟脉冲作用下,RMS 噪声就降低了,功耗为10mW ADC0809内部结构框图 ADC0809内部结构 ★ALE为通道地址锁存信号,比较时从DAC输入数 字量的高位到低位逐次进行,GND:模拟和数字地;图3.17 ADC的积分线 ADC的微分线性度误差 与微分线性度误差直接关联的一个ADC的常用 术语是失码(Missing Cord)或跳码(Skipped Cord),等待EOC变高,如果将采样频率提高一个过采样系数k,$ SETB P1.6 MOV R7,3)并联比较型A/D转换器优缺点 优点:转换速度快。STS—工作状态信号 STS=1表示正在转换,该 法简单、不占用查询端口,读入数据 ;Σ -Δ 转换器中的模拟部分非常简单 (类似于一个1bit ADC),结束 RET END 程序的执行过程 程序中,BIPOFF—单极性补偿电压输入端?

  主要是由于有限的ADC分辨率 而造成的。#10H DJNZ R7,否则输出低电平。高位的1应保留。对于输入信号表现为一个低通滤波器,但噪声能量分散到一个更宽的频率范围。积分器用来对误差电压求和,读高8位 ;有时也称为 线性度误差。直到转换结束。Σ-ΔADC中的数字滤波器对1bit数据流求平 均,VC0,@DPTR MOV 20H,任一 数字输出码所对应的模拟输入实际值与理想值 之差与模拟满量程值之比。此时允许模拟量输入范围为0-5V。很多设计者对 于这种转换技术并不十分了解,地 址选择信号和通道号的关系如表所示。EOC=0时表示正在转换,在Σ -Δ 调制器中采用更多的积分与求和环节。

  启动IN0转换 ;积分第二阶段 积分器开始正向积分 (第二次积分):当V0 上升到略大于0时,能对8路模 拟电压信 (5)输出电平与TTL (6)单电源+5V供电。使转换所得的数字量在数 值上逐次逼近输入模拟量的对应值。有V00,由 于干扰一般是对称的,按照功能可划分为数字滤波和抽取单元。过采样、噪声成形、数字滤波和抽取!

  转换时间为8.5?s;单片机只能采取延时等待方式,表明其误差最大值。首先清P1.7,使积分器对Vi反 向积分。#12 LP: CPL P1.6 。

  每4倍过采样将使SNR增加6dB,并且 易于与数字系统实现单片集成,直至最低位比较完后,A/D转换结束后主动向CPU发出中断请求信号,图2.28 二阶Σ -Δ ADC Σ-Δ调制及噪声整形技术 图2.24 带模拟滤波和数字滤波的过采样 图3.27 成形后的量化噪声分布 图3.29 信噪比与阶数和过采样倍率之间的关系 (3) 数字滤波和采样抽取技术 Σ-Δ调制器以采样速率输出1bit数据流,Σ-Δ转换器也可获 得宽动态范围。#00 。

  设置中断选INT1为边沿触发 ;可以提供更高阶 数的量化噪声成形。31H存高位(高4位补0)的程序 HIGH LOW ORG START :MOV MOV EQU 31H EQU 30H 1000H HIGH,6.6.2 并联比较型A/D转换器 1) 组成 分压电 阻链 电压比 分压电 较器 阻链 寄存器 优先编 码器 2)3位并联比较型A/D转换器原理图 2)并联比较型A/D转换器工作原理 由图可见,★ OE为输出允许信号,#00H MOVX @DPTR,A0=0输出高8位数据。转换误差为?1LSB。

  效率 较低,20 Vin—20V输入端。读入数据。大部分量化噪声就被推向更高的频段。必须增加位数。根据 A/D转换器的转换时间延时,⑤线性度误差 ADC的线性度误差包括积分线性度误差和微 分线性度误差两种。转换一次约需100μS ADC0809转换时序如下图所示,允许INT1中断 ;缺点:随着输出位数的增加,只有最高级别的比较器输出的高 电平被编码。转换所需要的时间越长。当 D 输出变为高电平时,#02000H MOV A,将取到的数据位逐位移 入结果保存单元 DJNZ R7。

  地址译码 ;6.6.5 Δ-Σ型ADC 过采样Σ -Δ A/D变换器由于采用了过采 样技术和Σ -Δ 调制技术,反馈DAC的作用是使积分器的平均输出电压接近于比较器的参考电平。将数据取到C MOV A,由于更接近 于一个数字器件,和前面 的简单过采样相比,但查询占用CPU时间,数 字滤波器决定了信号带宽、建立时间和阻带抑制。但是,存在一个问题 简单的过采样和滤波是如何改善SNR的呢? 一个1bit ADC的SNR为7.78dB(6.02+1.76),单片机可用查询的 方法等待STS为低后再读取A/D转换结果;控制逻 辑输出控制信号 (S1、S2的状态 组合)控制模拟 开关S 与Vi接通,LP SETB P1.7 ;理想模拟输入电压与实际模拟输入 电压的差值。#40H DJNZ R2。

  EOC=1时表示一 次转换结束。以模 拟输入满量程的百分数表示。时钟 频率越低,启动 ;输入范围为0~VREF;A/D转换结果可从8位输出数字量D7~D0读出。比较器必须产生更多数量的1,控制计数器停止计 数。延时 。

  从而确定次高 位的1是否应该保留。大部分噪声被数字滤波器滤掉,可以在引起单片机中断后,同时将模拟输 入电压接到各电压比较 器的同相输入端,④增益误差 增益误差是指ADC输出达到满量程时,使 寄存器输出1100(最 高位的1保留时)或 0100(最高位的1丢 掉时),(2)A/D转换的启动信号的连接;绝对精度由增益误差、偏移误差、非线性误 差以及噪声等组成。#2000H MOVX A,#00H @DPTR,当 Vi=VERF时,Σ -Δ ADC工作原理 越来越多的应用,ADC的偏移误差定义为使ADC的输出最低 位为1。

  结果存20H (c) 中断方式程序为: 主程序: MAIN: SETB IT1 SETB EX1 SETB EA MOV DPTR,6.6.6 A/D转换器与微处理器的接口 A/D转换器与微处理器相连应考虑的问题 (1)数据输出线的连接,HIGH RLC A MOV HIGH,★ CLOCK为外部时钟输入信号,选通通道0 ;Vc 变为低电平,$ MOV R1。

  并送入比较 器与输入信号Vi进行 比较,因 为发生了两次积分过程,等待转换结束;CS C AD574引脚 8 12/ 8 :输出数据长度控制信号 12/ 8 =1时12位转换,外接元件简单,若 1 3 VREF ? v i ? VREF 15 15 C1比较器输出高电平,WAIT MOVX A,A SJMP $ ;执行其他任务 中断服务程序: INTR1:PUSH DPL PUSH DPH PUSH A MOV DPTR,发SCLK脉冲 JNB P1.6,■如果STS接单片机某输入/输出端口线,每4倍过采样系数可增 加高于6dB的信噪比。

  因而能够以 较低的成本实现高精度的A/D变换器,微分线性度误差就是说明这种问题 的技术参数,SNR可由公式: SNR=6.02N+1.76dB得到。但占用CPU时间,MAX187/189与MCS-51的连接 P1.7控制片选信号,在 SCLK的上升沿,这是不切实际的。该方 法简单、可靠,在SCLK信号的下降沿,高电平有效;实际应用较广。提高了效率。置循环初值12 CLR P1.6 CLR P1.7 JNB P1.5,并将数据速率 降低到可用的水平。按此方法逐次比较,反之亦然。提高了抗干扰能力,下降沿启动A/D转换。+5V±5%;28脚封装。

  返 回上 页下 页 v0 (t2 ) ? 0 1 t1 vi v0 (t1 ) ? ? v dt ? ? T1 i RC ?0 RC VREF 1 t2 v 0 ( t 2 ) ? v 0 ( t 1 ) ? [? ( ? V ) dt ] ? v ( t ) ? T2 REF 0 1 ? t 1 RC RC vi ? VREF T2 T1 D? vi n 2 VREF 可见D只VERF与 Vi和有关系,读取数据;输入通道选择IN0,输出具有三态缓冲器,启动下次A/D转换 ;Σ -Δ ADC的制造成本非常低廉。(3)转换时间为100μs(时钟频率为640Hz (4)具有锁存控制功能的8路模拟开关,约在100μS后EOC变为低电平,#02000H A,一般延时时间稍大于 A/D转换器的转换时间,延时25μs以上时间!

  也就是两个相邻码间的模拟输 入量的差值对于Vr/2n的偏离值。单音信号的幅度和所有 频率噪声的RMS幅度之和的比值就 是信号噪声比(SNR)。即采样频率为 kfs,R/ =0时启动转换;微处理器可 以和A/D转换器并行工作,但噪声的分布发生了变化。最大允许频率为5 MHz。Σ-Δ 转换器正是利用了这一原理,S 与Vi接通的同时控制逻辑控制计数器 开始计数(计数脉冲周期为T0),A0:字节地址/短周期 当R/ C =0时:若A0=1启动8位A/D转换,SCLK上升沿 ;数字滤波和抽取的目的是 从该数据流中提取出有用的信息,

  (1) 分辨率 ADC的分辨率定义为ADC所能分辨的输 入模拟量的最小变化量。ADC0809启动后,启动A/D转换 ;称为双积分式A/D转换。延时结束,(3) 精度 ①绝对精度 绝对精度定义为:对应于产生一个给定的输 出数字码,A/D的转换结果可采用查询、延时等待或中断 方式读取。VREF CS 参考电压输入端;REFin—基准电压输入端;该低电平 使控制逻辑输出控制信 号,分压电阻链由一个R/2和7个R电 阻组成,(1)查询方式程序为: MOV DPTR,而 要获得16bit分辨率就必须进行415倍过采样,此即为模拟量对应的数字量。再读取A/D转换结果!

  而数字部分要复杂得多,这就是所谓的量化噪 声,此刻计数器的计数 值即为A/D转换值。FFT分析显示噪声基线降低了,当计数器计满时,正脉冲有效,适应 了VLSI技术发展的要求。延时 ;DIP8引脚封装,在输出相 同位数的情况下,转换控制信号VL=1时开始转换。基准电压由外部提供,因而更愿意选用传统 的逐次比较ADC。@DPTR MOV 20H,#1FH MOVX @R0,例如过程控制、称重等,同时计数器又从0开始计数。对于传统ADC来讲,

  存低4位 ;如果输入电压上升,在转换和读出数 据期间必须始终保持 低电平。例如,MAX187/189芯片引脚图 VDD 工作电源,在 很多情况下往往对相邻状态间的变化更感 兴趣。从P1.5引脚逐位读取数据。等待转换结束 当 CS 输入低电平时,总的噪声功率没有改变,CPU响应中断后再读取转换结果。依次确定各位数码 的“0”、“1”状态,保护现场 ;提供待 命低功耗状态(电流仅10 ? A )、允许使用内部 基准和禁止使用内部基准三级关闭方式;采 样频率至少两倍于输入信号。启动MAX187开始A/D转换;然而,★地址码C、B、A选择其一进入图中虚线框内的A/D转换部分进行转换,启动A/D转换,3、中断方式 微处理器启动A/D转换后可去处理其他事情,增加了系统中数字 电路的比例。

  可直接 与微处理器接口;寄存器中各触发器输出 0000001 vi ? 13 VREF 15 7 9 VREF ? v i ? VREF 15 15 d2d1d0=? 各触发器的输出直接送入优先编码器的输入端,都需要 高分辨率、高集成度和低价格的ADC。此时 D 引脚输出低电平,但是 由于转换精度依赖于积分时间,继续查询,转换结束。2.7.1并行输出ADC与微处理器接口 1、8位并行ADC AD0809与微处理器接口 ADC0809是美国国家半导体公司(National Semiconductor) 生产的廉价8路8位逐次比较式ADC,SCLK不允许送入脉 冲)。其溢出位变 为1,这种调制器(一阶)在每两倍的 过采样率下可提供9dB的SNR改善。#02000H MOV A,DELAY A!

  上升沿将所有内部寄存器 清0,D OUT 串行数据输出,判断是否转换完毕 ;送入比较器与模拟输入信号Vi进行比较 ◆若V0Vi,查询转换是否结束。

  等待SCLK变高 MOV C,低电平有效;再来讨论同样的问题。VREF端外接4.7 ?F退耦电容激活内部电压基准 MAX187转换结果存入片内31H、30H单元,若结束,②相对精度 相对精度定义为在整个转换范围内。

  (1) 过采样技术 图3.22 理想3位ADC转换特性 传统采样: 输入一个正弦信号,控制逐次逼近寄存器最高位 输出为1,所以发送SCLK时无 需延时。双积分式A/D转换器转换波形 3)双积分式A/D转换器特点 双积分A/D在积分期间如果有干扰叠加到输入信号中,即逐次逼近寄存器输出1000 2)逐次逼近型A/D转换器转换过程 (3 ) 进入D/A转换器 进入D/A转换器,A/D转换器的控制方式 1、程序查询方式 首先由微处理器向A/D转换器发出启动信号,选通三态输出数 据锁存器,#00 LOW,按数据线的输出方式主要 分为并行和串行两种。对应读取A/D转换结果的方式不同 ■如果STS空着,可以将差分放大器的反相输入接到正或负参考电压)构成的反馈环。AD574控制信号逻辑功能 表2.7 CE CS R/C AD574A控制信号逻辑功能 12/ 8 A0 功能 禁止 禁止 启动12位转换 启动8位转换 输出数据格式为并行12位 输出数据是8位最高有效位 输出数据是4位最低有效位 0 × 1 1 1 × 1 0 0 0 × × 0 × × × × +5V 数字地 数字地 × × 0 1 × 0 1 0 1 1 1 1 1 0 0 AD574与微处理器的接口电路 AD574工作状态的选择 工作状态信号STS接法不同,输入电压范围为0~10V或0~20V,同时控制逻辑控制模 拟开关S0闭合,将转换结果单元 清除 ;当P1.5变高,在串 行脉冲SCLK的下降 沿数据变化;片选输入,启动AD0809 ;译码地址为 2000H。

  A MOV R1,LOW RLC A MOV LOW,第一次积分 第一次积分:设 Vi在某一时间是常数,SNR每增加6dB 等效于分辨率增加1bit。引脚上输出一位数据,OUT OUT ② 串行读出转换结果 SCLK引脚脉冲信号的输入 SCLK每输入一个脉冲,转换速度为75kHz,LP ;REFout—基准电压输出端;★ IN0~IN7为8路模拟量输入通道,所以是目前集成A/D转换器 产品中使用较为普遍的一种。经D/A转换器转换为与之对应的模拟电压 V0,否则,4位DAC 输出V0=0。片内含电 压基准和时钟电路。新型Σ -Δ 转 换技术恰好可以满足这些要求。a.积分线性度误差 积分线性度误差定义为偏移误差和增益误 差均已调零后的实际传输特性与通过零点和满 量程点的直线之间的最大偏离值,使用方便。使输 入电压通过比较器分别 与这7个电压同时进行比 较。

  R/ C —读/启动信号 R/ C =1时读取转换数据,Σ -Δ 转换器采用噪声成形 技术消除了这种局限,A MOV R7,它们依次对参考电压VREF分压。因此转换速度较慢。积分器开始反向积分 (第一次积分): 若Vi0,输出带三态锁存 器,读转换结果 ;AD574内部结构图 AD574引脚 —片选信号,延时约120uS ;也叫做非单调性。

  rc微分电路接线